Abstract
Die Entwicklung spezialisierter Hardware-Beschleuniger für das maschinelle Lernen stellt insbesondere für die Entwicklung intelligenter mobiler Systeme eine wichtige Schlüsseltechnologie dar. Dieser Beitrag vergleicht verschiedene Hardware-Architekturen hinsichtlich ihrer Eigenschaften für das maschinelle Lernen und gibt einen Ausblick auf eine auf Open-Source-Technologien basierende Entwicklung eines besonders auf Energieeffizienz optimierten heterogenen ASICs aus RISC-V-CPU und anwendungsspezifischem IP-Core für das maschinelle Lernen.